(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局





(43) 国際公開日 2005年10月6日(06.10.2005)

PCT

(10) 国際公開番号 WO 2005/093828 A1

(51) 国際特許分類7:

H01L 23/12, 23/02

KAISHA) [JP/JP]; 〒1008310 東京都千代田区丸の内

(21) 国際出願番号:

PCT/JP2005/005432

(22) 国際出願日:

2005年3月24日(24.03.2005)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語


(30) 優先権データ:

特願2004-092043 2004年3月26日(26.03.2004) ЛР 特願2004-092044 2004年3月26日(26.03.2004) JP 2005年3月23日(23.03.2005) 特願2005-083810 JP 特願2005-083811 2005年3月23日(23.03,2005) IP

二丁目 2 番 3 号 Tokyo (JP).

(72) 発明者; および

- (75) 発明者/出願人 (米国についてのみ): 松尾 浩一 (MAT-SUO, Koichi) [JP/JP]; 〒1008310 東京都千代田区丸の 内二丁目2番3号三菱電機株式会社内 Tokyo (JP). 田 牧努(TAMAKI, Tsutomu)[JP/JP]; 〒1008310 東京都 千代田区丸の内二丁目2番3号三菱電機株式会社 内 Tokyo (JP). 鈴木 拓也 (SUZUKI, Takuya) [JP/JP]; 〒 1008310 東京都千代田区丸の内二丁目2番3号三菱 電機株式会社内 Tokyo (JP).
- (74) 代理人: 酒井 宏明 (SAKAI, Hiroaki); 〒1000013 東京 都千代田区霞が関三丁目2番6号 東京倶楽部ビル ディング 酒井国際特許事務所 Tokyo (JP).



(25), a signal via (65), which is arranged on the outer side of the electromagnetic shield members (24) and (25) and is connected with a bias/control signal external terminal (51), an inner layer signal line (60), which connects these signal vias (65), an inner layer grounding conductor (70), which is arranged around the signal vias (65) and the inner layer signal line (60), and a plurality of grounding vias (75), which are arranged around the signal vias (65) and the inner layer signal line (60) on the inner layer grounding conductor (70). At least on an upper surface or a lower surface of the inner signal line (60), a resistance film (80) is provided, and leakage of high frequency components to the external is suppressed within a high frequency package.

00

BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE,

BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、 定期発行される 各*PCT*ガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

明細書

高周波パッケージ、送受信モジュールおよび無線装置 技術分野

[0001] 本発明は、マイクロ波帯またはミリ波帯などの高周波帯で動作する高周波半導体を搭載する高周波パッケージ、該高周波パッケージを用いた送受信モジュールおよび無線装置に関し、さらに詳しくは高周波半導体から発生される高周波信号の外部への漏洩を抑止することが可能な高周波パッケージ、該高周波パッケージを用いた送受信モジュールおよび無線装置に関するものである。

背景技術

- [0002] 従来の無線装置において、例えば車載ミリ波レーダでは、ミリ波帯の電磁波を使用し、前方の車両との距離、相対速度の検知によって、クルーズコントロールや衝突不可避時のドライバーへの被害軽減などの安全性対策に適用されている。このような車載ミリ波レーダでは、ミリ波帯の高周波送信信号を得るために、そのN分の1の周波数(Nは2以上の整数)から逓倍する方式が多いが、この場合、多くの周波数成分がモジュール内に存在するため、所望のEMI特性を満足するのが非常に困難となっている
- [0003] 車載ミリ波レーダにおいて、送受信モジュールは、通常、レーダ装置用の高周波半導体が搭載された高周波パッケージ、この高周波パッケージにバイアス信号および制御信号を供給する制御/インタフェース基板、および導波管などを備えて構成されるが、上記のEMI特性を満足させるために、従来は、送受信モジュール全体を金属カバーで覆うように構成することが多い。
- [0004] しかしながら、送受信モジュール全体を金属カバーで覆うように構成した場合、高価な筐体等が必要となるため、低コスト化のためにも、高周波パッケージ内で対策が望まれている。
- [0005] 特許文献1では、金属製のベース部材上に、高周波信号用集積回路部品および 誘電体基板を実装し、誘電体基板上にマイクロスリップラインを形成し、これらを金属 製のフレーム部材および蓋部材で覆うようにしており、ベース部材に実装される高周

波信号用集積回路部品は、バイアス端子を介してバイアスが供給される。

[0006] 特許文献1:特開2000-31812号公報

発明の開示

発明が解決しようとする課題

- [0007] 上記従来技術では、高周波パッケージを金属ベース、金属製フレーム部材、金属の蓋部材で囲むようにしているので、外部への高周波成分の漏洩はある程度は抑制されるが、バイアス端子を介して漏れる高周波成分に関しては、何の対策もされていない。このため、高周波パッケージ内の誘電体基板、バイアス端子に電磁結合した不要波である高周波成分がバイアス端子を介してそのまま外部に放射されてしまうという問題がある。
- [0008] 本発明は、上記に鑑みてなされたものであって、外部への高周波成分の漏洩を高周波パッケージ内で抑止するようにして、低コストで高周波シールド性能の高い高周波パッケージ、送受信モジュールおよび無線装置を得ることを目的とする。 課題を解決するための手段
- [0009] 上述した課題を解決し、目的を達成するために、本発明は、高周波半導体と、この 高周波半導体を表層接地導体に載置する多層誘電体基板と、この多層誘電体基板 の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波 パッケージにおいて、前記多層誘電体基板に、前記高周波半導体のバイアス/制 御信号用端子に接続され、前記電磁シールド部材の内側に配設される第1の信号ビ アと、前記電磁シールド部材の外側に配設され、バイアス/制御信号用の外部端子 に接続される第2の信号ビアと、第1の信号ビアと第2の信号ビアを接続する内層信 号線路と、前記第1の信号ビア、第2の信号ビアおよび内層信号線路の周囲に配さ れる内層接地導体と、前記内層接地導体上であって、前記第1の信号ビア、第2の信 号ビアおよび内層信号線路の周囲に配される複数のグランドビアと備えるとともに、 前記内層信号線路の上面および下面のうちの少なくとも一方の面に、抵抗膜を設け るようにしている。
- [0010] この発明では、バイアス/制御信号用が伝送される内層信号線路の上面および下面のうちの少なくとも一方の面に、抵抗膜を設けるようにしているので、内層信号線路

に結合した高周波信号を表皮効果により抵抗体で吸収させるとともに、バイアス電圧 あるいは制御信号は電圧降下なく通過させる。

- [0011] つぎの発明では、高周波半導体と、この高周波半導体を表層接地導体に載置する 多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を 覆う電磁シールド部材とを備える高周波パッケージにおいて、前記多層誘電体基板 に、前記高周波半導体のバイアス/制御信号用端子に接続され、前記電磁シール ド部材の内側に配設される第1の信号ビアと、前記電磁シールド部材の外側に配設 され、バイアス/制御信号用の外部端子に接続される第2の信号ビアと、第1の信号 ビアと第2の信号ビアを接続する内層信号線路と、前記第1の信号ビア、第2の信号 ビアおよび内層信号線路の周囲に配される内層接地導体と、前記内層接地導体上 であって、前記第1の信号ビア、第2の信号ビアおよび内層信号線路の周囲に配され る複数のグランドビアとを備えるとともに、前記内層信号線路に、前記高周波半導体 で使用する高周波信号の実効波長の略1/4の長さを有する先端開放線路を設ける ようにしている。
- [0012] この発明では、バイアス/制御信号用の内層信号線路に、高周波半導体で使用する高周波信号の実効波長の略1/4の長さを有する先端開放線路を設けるようにしており、これにより多層誘電体基板の表層の誘電体層などから高周波成分が多層誘電体基板に進入してバイアス/制御信号用の信号ビアあるいは内層信号線路に電磁結合したとしても、この高周波成分は、先端開放線路の箇所で反射され、外部端子まで通過することを抑止することができる。
- [0013] つぎの発明では、高周波半導体と、この高周波半導体を表層接地導体に載置するとともに前記表層接地導体に接続される内層接地導体を有する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、前記多層誘電体基板に、前記高周波半導体のバイアス/制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第1の信号ビアと、前記電磁シールド部材の外側に配設され、バイアス/制御信号用の外部端子に接続される第2の信号ビアと、第1の信号ビアと第2の信号ビアを接続する内層信号線路と、前記第1の信号ビアよりも高周波半導体に近い側に配

設され、前記内層接地導体に接続される複数のグランドビアからなる第1のグランドビア列と、前記第1の信号ビアと前記第2の信号ビアとの間に配設され、前記内層接地導体に接続される複数のグランドビアからなる第2のグランドビア列とを備え、前記第1のグランドビア列と第2のグランドビア列との間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とするとともに、前記第1および第2のグランドビア列における各グランドビアの隣接間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とするようにしている。

- [0014] この発明によれば、第1のグランドビア列と第2のグランドビア列との間隔を高周波半導体で使用する高周波信号の実効波長の1/2未満とすることにより、多層誘電体基板内でのグランドビア列に沿った方向への高周波成分の進入を抑圧する。また、第1および第2のグランドビア列における各グランドビアの隣接間隔を、高周波半導体で使用する高周波信号の実効波長の1/2未満とすることにより、多層誘電体基板内でのグランドビア列に垂直な方向への高周波成分の進入を抑圧する。発明の効果
- [0015] この発明によれば、バイアス/制御信号用が伝送される内層信号線路の上面および下面のうちの少なくとも一方の面に、抵抗膜を設けるようにしているので、内層信号線路に結合した高周波信号が表皮効果によって抵抗体で吸収されるとともに、バイアス電圧あるいは制御信号は電圧降下なく通過させることができ、これにより、安価な構成によって信号ビアあるいは内層信号線路、外部端子を経由して高周波信号が高周波パッケージの外部に放射されることを抑止することができる。
- [0016] つぎの発明によれば、バイアス/制御信号用の内層信号線路に、高周波半導体で使用する高周波信号の実効波長の略1/4の長さを有する先端開放線路を設けるようにしており、多層誘電体基板内に進入した高周波成分は、先端開放線路の箇所で反射され、外部端子まで通過することを抑止することができるので、高周波成分の高周波パッケージ外部への漏洩を確実に抑止することができる。このように、高周波パッケージ内部で、高周波成分の高周波パッケージ外部への漏洩を抑止することができる。
- [0017] つぎの発明によれば、第1のグランドビア列と第2のグランドビア列との間隔を高周

波半導体で使用する高周波信号の実効波長の1/2未満とすることにより、多層誘電体基板内でのグランドビア列に沿った方向への高周波成分の進入を抑圧するとともに、第1および第2のグランドビア列における各グランドビアの隣接間隔を、高周波半導体で使用する高周波信号の実効波長の1/2未満とすることにより、多層誘電体基板内でのグランドビア列に垂直な方向への高周波成分の進入を抑圧するようにしている。これにより、この発明によれば、多層誘電体基板内の信号ビアあるいは内層信号線路への高周波信号の結合を抑圧することができ、これら信号ビア、内層信号線路、外部端子を経由して不要波が高周波パッケージの外部に放射されることを抑止することができる。

図面の簡単な説明

[0018] [図1]図1は、この発明を適用するFM-CWレーダの機能ブロック図である。

[図2]図2は、送受信モジュールの構成を示す断面図である。

[図3]図3は、実施の形態1の高周波パッケージの斜視図である。

[図4]図4は、実施の形態1の高周波パッケージのカバーを外した状態の斜視図である。

[図5]図5は、実施の形態1の高周波パッケージの平面図である。

[図6]図6は、高周波パッケージの多層誘電体基板のビア構造を詳細に示す断面図である。

[図7A]図7Aは、図6の多層誘電体基板の面Aの状態を示す図である。

[図7B]図7Bは、図6の多層誘電体基板の面Bの状態を示す図である。

[図7C]図7Cは、図6の多層誘電体基板の面Cの状態を示す図である。

[図7D]図7Dは、図6の多層誘電体基板の面Dの状態を示す図である。

[図8]図8は、内層信号線路、内層接地導体、グランドビア、信号ビアなどの配置パターン例を示す平面図である。

[図9]図9は、高周波パッケージの簡略内部構成を示す斜視図である。

[図10]図10は、図9の一部拡大図である。

[図11]図11は、図10の一部拡大図である。

[図12]図12は、従来技術を示す図である。

[図13]図13は、高周波成分の奥行き方向への通過特性を示す図である。

[図14]図14は、実施の形態1の変形形態を示す斜視図である。

[図15]図15は、実施の形態1の他の変形形態を示す斜視図である。

[図16]図16は、図10の一部拡大図である。

[図17]図17は、従来技術を示す図である。

[図18]図18は、バイアスパッドー外部端子間の通過特性を示す図である。

[図19]図19は、実施の形態2の高周波パッケージの一部拡大図である。

[図20]図20は、実施の形態2のLPFの通過特性を示す図である。

[図21]図21は、実施の形態3の高周波パッケージを示す断面図である。

[図22]図22は、実施の形態3の高周波パッケージの一部拡大図である。

[図23]図23は、実施の形態4の高周波パッケージの一部拡大図である。

[図24]図24は、実施の形態5の高周波パッケージを示す断面図である。

[図25A]図25Aは、実施の形態5の高周波パッケージに搭載される高周波半導体の 裏面を示す図である。

[図25B]図25Bは、図24の多層誘電体基板の面Aの状態を示す図である。

[図25C]図25Cは、図24の多層誘電体基板の面Bの状態を示す図である。

[図25D]図25Dは、図24の多層誘電体基板の面Cの状態を示す図である。

[図26]図26は、実施の形態6の高周波パッケージを示す断面図である。

符号の説明

[0019] 1 レーダ装置

- 2, 2, 91 髙周波パッケージ
- 3 制御回路
- 4 変調回路
- 6 送受信モジュール
- 7 アンテナ
- 8 信号処理基板
- 10 ケーシング
- 12 レドーム

- 13 ケーブル
- 14 コネクタ
- 16 導波管
- 17 導波管プレート
- 19 電子回路
- 21 モジュール制御基板
- 22 キャリア
- 23 多層誘電体基板
- 24 シールリング
- 25 カバー
- 30 発振器
- 32 電力分配器
- 33 逓倍器
- 35 送信導波管端子
- 36 受信導波管端子
- 37 MMIC
- 39 ミクサ
- 40 キャビティ
- 42 フィードスルー
- 43,66,90 高周波半導体
- 41,44 ワイヤ
- 45 マイクロストリップ線路
- 50 バイアス/制御信号用パッド
- 51,52 外部端子
- 53 グランド面
- 55 側壁
- 56,61 誘電体
- 57 側縁部表層グランドパターン

- 60 内層信号線路
- 65 信号ビア
- 70 内層接地導体
- 71, 71a キャビティ側縁部
- 75, 75a, 75b, 75c グランドビア・
- 80 抵抗膜
- 81 側壁グランドビア
- 82 側壁グランドビア列
- 83 先端開放線路
- 84 グランドビア列(シールドビア列)
- 85 グランドパターン
- 86 低域通過フィルタ
- 87 グランド抜き部分
- 92 バンプ
- 92a 信号バンプ
- 92b グランドバンプ
- 93 表層接地導体
- 94 導体パッド
- λg 実効波長

発明を実施するための最良の形態

- [0020] 以下に、本発明にかかる高周波パッケージ、送受信モジュールおよびレーダ装置 の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの 発明が限定されるものではない。
- [0021] 実施の形態1.

図1〜図18に従って本発明の実施の形態1について説明する。図1は本発明を適用する無線装置を構成するレーダ装置1の機能ブロック図を示すものである。まず図1に従って、レーダ装置1の機能的な内部構成について説明する。

[0022] このレーダ装置1は、ミリ波帯(例えば76GHz)の電磁波を使用し、前方の目標物(

車両など)との距離および相対速度を検知する機能を有するFM-CWレーダである。FM-CWレーダは、周波数変調された高周波信号(送信信号)を目標に照射し、目標から反射した信号(受信信号)と送信信号の周波数の差を検出し、その周波数を使って目標までの距離および相対速度を算出するものである。

- [0023] 図1において、レーダ装置1は、高周波パッケージ2、高周波パッケージ2内の各種高周波半導体素子を駆動制御する制御回路3、変調回路4を含む送受信モジュール6と、送受信アンテナが形成されたアンテナ7と、外部機器と接続されて各種信号処理を行う信号処理基板8とを備えている。
- [0024] 信号処理基板8は、本レーダ装置1の全体の制御を行う機能を有するとともに、送受信モジュール6から得られるビデオ信号に基づいてFFT(高速フーリエ変換)等の周波数解析処理を行うことにより、目標物との距離及び相対速度などを演算する。
- [0025] 変調回路4は、信号処理基板8からの制御信号にあわせ、送信用の周波数変調電圧を出力する。制御回路3は、入力される制御信号(同期クロックなど)に従って動作し、パッケージ2に対しバイアス電圧、MMIC(Monolithic Microwave IC)の制御信号、変調信号などを出力する。
- [0026] 高周波パッケージ2は、電圧制御発振器(VCO)30と、電力分配器32と、逓倍器33と、増幅器34と、導波管端子などで構成される送信端子35と、受信端子36と、低雑音増幅器(LNA)38と、ミクサ(MIX)39とを備えている。なお、高周波パッケージ2の大きさは、例えば、10〜40mm角である。
- [0027] つぎに、動作について説明する。電圧制御発振器30は周波数変調された高周波信号を出力する。電力分配器32は、電圧制御発振器30の出力を2方向に電力分配する。逓倍器33は、この電力分配器32の一方の出力を受け、その周波数をN倍(N≥2の整数)に逓倍し、出力する。増幅器34は、逓倍器33の出力を電力増幅し、送信端子35に向けて送信信号を出力する。この送信信号は、例えば導波管などの導波路を介してアンテナ7に送られ、空間に照射される。
- [0028] アンテナ7は、目標から反射してくる受信波を受信する。アンテナ7から出力された 受信波は受信端子36を介して増幅器38に入力される。増幅器38はアンテナ7から の出力を低雑音増幅する。ミクサ39は、電力分配器32から入力される高周波信号の

N倍周波数の信号と増幅器38の出力周波数の和及び差の周波数を有するビデオ信号を信号処理基板8に出力する。信号処理基板8はビデオ信号に基づいてFFT(高速フーリエ変換)等の周波数解析処理を行うことにより、目標物との距離及び相対速度などを演算する。演算された目標物との距離及び相対速度は、外部機器に送信される。

- [0029] レーダ装置1は、送受信モジュール6と、信号処理基板8と、信号処理基板8への電源供給線、入出力信号線などを含むケーブル13などを備えている。
- [0030] 図2は、送受信モジュール6の構成を示す断面図である。送受信モジュール6は、図2に示すように、図1の送信端子35, 受信端子36に接続される導波管16が形成された導波管プレート17を備える。導波管プレート17の下面にはアンテナ7が接続される。また、送受信モジュール6は、導波管プレート17の上面に搭載される高周波パッケージ2と、図1の制御回路3あるいは変調回路4などを構成する電子回路19などが搭載されるモジュール制御基板(制御/インタフェース基板ともいう)21とを備えている。図2においては、高周波パッケージ2の構成要素として、接地されている金属製のキャリア22, 多層誘電体基板23およびシールリング24、カバー25などが示されている。
- [0031] 図3は高周波パッケージ2の斜視図、図4はカバーを外した状態での高周波パッケージ2の斜視図である。図において、多層誘電体基板23の側面は棚段形状を成しており、棚段の上面には外部端子51が形成されている。図4において、多層誘電体基板23の上面側にはカバー25の取り付け面X1が形成される。また、多層誘電体基板23の上面に面してキャビティ(空洞)X2、X3が形成されている。このキャビティX2、X3内に、更に小さい凹形状のキャビティ40が設けられている。キャビティ40内には、MMIC37が収容され、装着される。
- [0032] つぎに、図5はカバー25を除去した状態での高周波パッケージ2を示す平面図である。図2および図5に示すように、導波管16が形成された導波管プレート17上には、接地されている金属製のキャリア22と、制御回路3および変調回路4などを構成する電子回路19などが搭載されるモジュール制御基板21とが搭載されている。キャリア22にも導波管27が形成され、キャリア22は、フランジ28に形成されたネジ孔26a

にネジ26を挿入することによって導波管プレート17に固定されている。キャリア22上には、多層誘電体基板23が搭載されており、この多層誘電体基板23の中央部には、1~複数(この場合2個)の凹部、すなわちキャビティ40が形成されている。

- [0033] キャビティ40の底面(上面)41上には、図1の高周波パッケージ2内に含まれる復数の高周波半導体(MMIC)43が収容されている。ここで云う高周波半導体43は、図1の高周波パッケージ2内に含まれる電圧制御発振器(VCO)30、電力分配器32、逓倍器33、増幅器34、低雑音増幅器(LNA)38、またはミクサ(MIX)39の総称である。
- [0034] 図5に示すように、一方の(図示上側)キャビティ40には、低雑音増幅器(LNA)38 、またはミクサ(MIX)39などの受信系高周波半導体が収容され、他方の(図示下側)キャビティ40には、電圧制御発振器(VCO)30、電力分配器32、逓倍器33,増幅器34などの送信系高周波半導体が収容されている。
- [0035] 多層誘電体基板23上には、高周波半導体43から外部への不要放射をシールドする金属製の枠形状のシールリング24が搭載され、さらにシールリング24上にはカバー25が設けられている。シールリング24およびカバー25によって、多層誘電体基板23の表層の一部および高周波半導体43を覆う電磁シールド部材を構成している。
- [0036] 図5に示すように、2つのキャビティ40を画成するためのシールリング24´には、フィードスルー42が設けられており、上側のキャビティ40に収容されたミクサ(MIX)39と下側のキャビティ40に収容された電力分配器32との間はフィードスルー42およびマイクロストリップ線路45によって接続されている。フィードスルー42は、信号ピンあるいはマイクロストリップ線路を誘電体で覆うように構成され、これにより各キャビティ40では気密状態を保持したまま、2つのキャビティ40間で高周波信号が伝送される。図5において、符号46は、マイクロストリップー導波管変換器である。
- [0037] また、多層誘電体基板23側には、高周波半導体43にバイアス電圧を供給したり、あるいは高周波半導体43との間で制御信号を入出力するための導体パッド(以下、バイアス/制御信号用パッドという)50が設けられている。高周波半導体43側にも、導体パッド(バイアス/制御信号用端子)49が設けられている。バイアス/制御信号用パッド50と高周波半導体43の導体パッド49との間、あるいは高周波半導体43と

マイクロストリップ線路45との間などは、金などで構成されるワイヤ44によってワイヤボンディング接続されている。なお、ワイヤ44による接続に代えて、金属バンプあるいはリボンによってこれらの接続をとるようにしてもよい。

- [0038] シールリング24の外側の多層誘電体基板23上には、外部端子51が設けられている。外部端子51は、図6に示すように、多層誘電体基板23内に形成された信号ビア65(信号スルーホール)及び内層信号線路60を介してシールリング24の内側の多層誘電体基板23上に設けられたバイアス/制御信号用パッド50と電気的に接続されている。これらの外部端子51は、図2に示すように、ワイヤ41を介してモジュール制御基板21上に形成された外部端子52などに接続されている。図2に示すように、内層信号線路60には、抵抗膜80が付着されており、この抵抗膜80によって、内層信号線路60を介した高周波成分(不要波)の外部への漏洩を抑制するようにしている。この抵抗膜80に関しては、後で詳述する。
- [0039] 図6は、高周波パッケージ2の多層誘電体基板23内のビア構造(スルーホール構造)を詳細に示す図である。図6においては、バイアス/制御信号用ビア(以下信号ビアという)65は、白抜きで示し、グランドビア75はハッチング付きで示している。この場合、多層誘電体基板23は、多層誘電体基板23の第1層の中央部が削除されることによって、キャビティ40が形成されている。キャビティ40の底面、すなわち第3層の表面には、表層接地導体としてのグランド面53が形成されており、このグランド面53に半田または導電性接着剤54を介して高周波半導体43が搭載される。高周波半導体43の下に配置されるグランド面53には、グランド面53およびキャリア22間を接続する複数のグランドビア75aが設けられている。
- [0040] キャビティ40の側壁(多層誘電体基板23の第1層の側壁面)55は、この場合、誘電体が露出された状態にある。多層誘電体基板23の第1層の表層(上面層)には、1~複数のバイアス/制御信号用パッド50が設けられているが、これらバイアス/制御信号用パッド50の周囲の誘電体が露出された部分56以外は、表層接地導体としてのグランドパターン57が形成されており、表層を介して多層誘電体基板23の内部に高周波信号が進入することを防止している。
- [0041] 多層誘電体基板23の第1層におけるシールリング24の直下近傍には、高周波半

導体43から発生する高周波成分をシールドするためのRFシールドビア75bが設けられている。なお、RFシールドビア75bは、紙面に垂直な方向にも複数個並べられている。多層誘電体基板23の第1層中で、キャビティ40の側壁55からRFシールドビア75bが設けられている箇所までの領域をキャビティ側縁部71と呼称する。また、キャビティ側縁部71の表層に設けられるグランドパターン57を側縁部表層グランドパターンと呼ぶこととする。RFシールドビア75bは、側縁部表層グランドパターン57および多層誘電体基板23の内層に形成された内層接地導体70に接続されている。

- [0042] シールリング24の内側に配置されるバイアス/制御信号用パッド50は、1〜複数の信号ビア65および1〜複数の内層信号線路60を介してシールリング24の外側に配置される外部端子51と接続されている。信号ビア65の周囲には、誘電体を挟んで複数のグランドビア75cが配されており、これら複数のグランドビア75cによって信号ビア75からの電界をシールドしている。
- [0043] 図6においては、内層接地導体70を簡略化して示しているが、内層接地導体70は、基本的には、図7A〜図7Dおよび図8に示すように、ベタグランド層として全ての層間に設けられている。
- [0044] 図7A〜図7Dは、図6において左側に配置された2つの信号ビア65の周辺の様子を各層間において示したものである。図7A(面A)は第1層と第2層との間の状況を示すもので、図7B(面B)は第3層と第4層との間の状況を示すもので、図7C(面C)は、第4層と第5層との間の状況を示すもので、図7D(面D)は、第5層とキャリア22との間の状況を示すものである。
- [0045] 図7A(面A)および図7B(面B)においては、2つの信号ビア65の周りには、誘電体61を挟んで複数のグランドビア75および内層接地導体70が配置されている。図7C(面C)においては、2つの信号ビア65と、これら2つの信号ビア65間を接続する内層信号線路60とが配置されており、これら信号ビア65および内層信号線路60の周りには、誘電体61を挟んで複数のグランドビア75さらには内層接地導体70が配置されている。さらに、内層信号線路60には、外部への高周波成分の漏洩を抑制するための抵抗膜80が付着されており、また内層信号線路60には、先端開放線路83が形成されている。図7D(面D)においては、信号ビア65および内層信号線路60が配置さ

れておらず、グランドビア75および内層接地導体70のみが配置されている。

- [0046] 図8は、任意の層の配線パターンの一例を示すものである。図8に示すように、信号ビア65の周りには、誘電体61を挟んで複数のグランドビア75さらには内層接地導体70が配置されている。また、内層信号線路60が存在する箇所では、信号ビア65に接続された内層信号線路60の周囲には、誘電体61を挟んで、複数のグランドビア75さらには内層接地導体70が配置されている。図8においても、内層信号線路60には、外部への高周波成分の漏洩を抑制するための抵抗膜80が付着されている。
- [0047] ここで、図2〜図8に示す本髙周波パッケージ2は、以下に示す3つの特徴的な構成(a)〜(c)を備えている。
- [0048] (a) 図2, 図6〜図8に示すように、内層信号線路60の上面および下面のうちの少なくとも一方の面に、抵抗膜80を設ける。これにより、キャビティ40の側壁55あるいはバイアス/制御信号用パッド50の周囲の誘電体56を介して進入して信号ビア65あるいは内層信号線路60に結合した高周波信号を表皮効果により抵抗体で吸収させるとともに、バイアス用のDC電圧あるいは制御信号用の低中周波信号は電圧降下なく通過させる。このような構成により、信号ビア65あるいは内層信号線路60、外部端子51を経由して高周波信号が高周波パッケージ2の外部に放射されることを抑止する。
- [0049] (b)キャビティ側縁部71における側壁55の近傍に、複数のグランドビア(側壁グランドビアともいう)81が側壁55に沿った方向(図6の紙面に垂直な方向、以下、奥行き方向という)に並べられて形成される1列の側壁グランドビア列82を設ける。そして、この側壁グランドビア列82と、信号ビア65を挟んで最短距離にあるRFシールドビア列84(信号ビアから最短距離にあるRFシールドビア75bからなるビア列)との間隔を、高周波パッケージ2内にて使用する高周波信号の実効波長 λ gの1/2未満の値として設定している。また、各グランドビア列82,84における各グランドビアの隣接間隔も λ g/2未満の値として設定している。これにより、キャビティ40の側壁55への高周波信号の進入を抑圧するとともに、高周波信号の奥行き方向への通過を抑圧する。このため、キャビティ側縁部71内に高周波成分が結合することを抑圧することができ、たとえバイアス/制御信号用パッド50の周囲の誘電体56さらにはキャビティ40の側

壁55などを介して高周波信号が多層誘電体基板23内に進入したとしても、奥行き方向への通過量が小さくなるため、信号ビア65あるいは内層信号線路60への高周波信号の結合を抑圧することができる。したがって、これら信号ビア65、内層信号線路60、外部端子51を経由して高周波信号が高周波パッケージ2の外部に放射されることを抑止することができる。

- [0050] (c)図6および図7Cに示すように、内層信号線路60には、高周波パッケージ2内にて使用する高周波信号の実効波長 λ gの1/4±10%の長さを有する先端開放線路83を設ける。このような先端開放線路83を設けるようにしているので、キャビティ40の側壁55あるいはバイアス/制御信号用パッド50の周囲の誘電体56を介して信号ビア65あるいは内層信号線路60に結合した高周波信号を先端開放線路83の箇所で反射することができ、これにより高周波信号が先端開放線路83より先まで通過することを抑圧し、外部端子51を介した外部への高周波成分の漏洩を抑止することができる。
- [0051] このように本高周波パッケージ2においては、上記した特徴的な構成(a)〜(c)を備えることにより、本高周波パッケージ2における不要波の外部への放射を抑制するようにしている。
- [0052] つぎに、本発明の要部である上記した特徴的な構成(a)について、詳述する。多層 誘電体基板23内には、例えば、バイアス/制御信号用パッド50の周囲の誘電体56 さらにはキャビティ40の側壁55などを介して高周波半導体43からの高周波成分が 進入して、信号ビア65あるいは内層信号線路60に電磁結合して、これら内層信号線路60、信号ビア65、外部端子51を介して高周波パッケージ2の外部に出ようとする。
- [0053] しかし、本高周波パッケージ2においては、図6〜図8に示すように、内層信号線路60の上面のみ、あるいは下面のみ、あるいは両面に高抵抗の抵抗膜80を塗布、付着するようにしている。したがって、信号ビア65あるいは内層信号線路60に高周波成分が電磁結合したとしても、これら高周波成分は表皮効果により、内層信号線路60の表面側に形成された抵抗膜80を流れ、抵抗膜80で吸収される。したがって、内層信号線路60に進入した高周波成分は、抵抗膜80の先まで通過することができなくなり、これにより外部端子51を介したパッケージ外部への高周波成分の漏洩を抑止

することができる。なお、内層信号線路60を通過させる必要があるバイアス用のDC 電圧あるいは制御信号用の低中周波信号は、内層信号線路60の表層の抵抗膜80 を流れるわけではないので、内層信号線路60を電圧降下なく通過させることができる

- [0054] このように、内層信号線路60に抵抗膜80を形成するようにしているので、高周波信号は表皮効果によって抵抗膜80で吸収されるようになり、これにより高周波パッケージ単体で、高周波信号の放射レベルの抑圧を行うことができる。
- [0055] なお、抵抗膜80は、内層信号線路60の全長に亘って形成するようにしてもよいし、 図8に示すように、内層信号線路60の信号入力側、あるいは信号出力側、あるいは 信号入出力側などの一部に接着するようにしてもよい。
- [0056] 信号入力側とは、内層信号線路60において、バイアス/制御信号用パッド50側に接続された信号ビア65に近い方の領域をいい、信号出力側とは、内層信号線路60において、外部端子51側に接続された信号ビア65に近い方の領域をいっている。抵抗膜80を信号入力側に配した場合は、高周波信号の外部への漏れを入口で抑えることができ、パッケージ内層への高周波信号の拡散を防ぐことができる。また、抵抗膜80を信号出力側に配した場合は、高周波信号の外部への漏れを出口で抑えることができ、確実に高周波信号の漏れを抑えることができる。また、抵抗膜80を一部に塗布する場合は、塗布材の削減効果があるとともに、塗布材と隣接線路との短絡を防ぐようにマスク処理したり、レジストを余計に塗布したり、線路間隔を精密に制御して配線パターンを作ったりする煩雑な手間を軽減することができるという効果もある。
- [0057] つぎに、図9〜図18を用いて、本発明の要部である上記特徴的な構成(b)(c)について詳述する。図9は、図3〜図5に示した高周波パッケージ2を簡単化して示したものであり、図4、図5に示した2つのキャビティ40のうちの一方のキャビティ40を有する高周波パッケージ2を示している。図10は、図19のAーA線で切断した状態を示したものである。図9では、カバー25を取り去った状態を示している。
- [0058] 図9において、高周波パッケージ2は、前述したように、接地されている金属製のキャリア22、多層誘電体基板23、シールリング24、キャビティ40、フィードスルー42、高周波半導体43、ワイヤ44、マイクロストリップ線路45、バイアス/制御信号用パッ

ド50、外部端子51、バイアス/制御信号用パッド50の周囲の誘電体56、多層誘電体基板23の表面に形成されたグランド57などを備えている。

- [0059] 高周波パッケージ2には外部端子51が設けられ、外部端子51は信号ビア65及び内層信号線路60を経由して、バイアス/制御信号用パッド50と電気的に接続されている。高周波パッケージ2の表層においては、マイクロストリップ線路45、バイアス/制御信号用パッド50及びその周囲の誘電体56以外は、バイアスまたは制御信号に、高周波信号が結合するのを抑圧するため、グランドパターン(図9では、側縁部表層グランドパターン57のみが示されている)を設けている。側縁部表層グランドパターン57は、グランドビア81、75bなどを介して内層接地導体70(図6参照)に接続されている。ここで、この高周波パッケージ2においては、前述したように、キャビティ40の側壁55は、多層誘電体基板23の誘電体が露出されている。
- [0060] 高周波半導体43で使用された高周波信号は、例えばワイヤ44によってマイクロストリップ線路45に接続され、フィードスルー42等によって他のキャビティ40内の高周波半導体43に伝送される。高周波半導体43を駆動あるいは制御するためのバイアス / 制御信号は、外部端子51から信号ビア65及び内層信号線路60を経由してバイアス / 制御信号用パッド50を通り、このバイアス / 制御信号用パッド50からワイヤ44を経由して高周波半導体43に印加される。高周波パッケージ2に設けられたグランドパターンやグランドビアは、高周波半導体43あるいはマイクロストリップ線路45から空間に放射される高周波信号成分が、バイアス / 制御信号に結合するのを抑圧する。
- [0061] つぎに、上述した特徴的な構成(b)について詳述する。図10および図11に示すように、多層誘電体基板23内におけるキャビティ40の側壁55の近傍に、複数の側壁グランドビア81が奥行き方向Kに並べられている1列の側壁グランドビア列82を設ける。そして、この側壁グランドビア列82と、信号ビア65を挟んで側壁グランドビア列82から最短距離にある複数のグランドビア75bで構成されるグランドビア列84との間隔を、高周波パッケージ2内にて使用する高周波信号の実効波長 λ gの1/2未満の値として設定している。また、各グランドビア列82、84における隣接するグランドビアの間隔tも λ g/2未満の値として設定している。
- [0062] これに対し、図12は、キャビティ40を構成する側壁55の付近に側壁グランドビア列

82を設けない場合の構成を示すものである。図12のように、側壁グランドビア列82を設けない場合、側壁55が高周波的には磁気壁として動作するため、磁気壁を最大電界値の対称軸とした図12に示したような電界分布が発生する。ここで、側壁55からグランドビア列84までの距離をLaとすると、半波長が2La以下の波長成分は奥行き方向Kに通過可能となり、半波長が2Laより長い波長成分のみ奥行き方向Kに通過不可能となる。

- [0063] したがって、図12のように、La≥ λg/4である場合は、実効波長 λgの高周波成分は奥行き方向Kに通過可能となる。このため、図12に示すように、側壁55の付近に側壁グランドビア列82を設けずかつ側壁55からグランドビア列84までの距離が、上記実効波長 λgの1/4以上ある場合は、側壁55あるいはバイアス/制御信号用パッド50の周囲の誘電体56などを介して進入した高周波成分がキャビティ側縁部71内で結合し、これが奥行き方向Kに通過してバイアス/制御信号に結合し、信号ビア65、内層信号線路60、外部端子51を介して漏洩することになる。
- [0064] しかし、図10および図11に示す構成では、まずグランドビア列82,84における隣接するグランドビアの間隔tを λg/2未満の値として設定している。これにより、隣接するグランドビア81,81(あるいは75b,75b)がそれぞれカットオフ導波管として働き、側壁55からの高周波成分の進入を抑制することができる。
- [0065] さらに、図10および図11に示す構成では、側壁グランドビア列82とグランドビア列84との間隔を、上記実効波長 λgの1/2未満の値として設定している。このため、側壁グランドビア列82とグランドビア列84との間の部分がカットオフ導波管として働き、その通過特性は、図13の曲線bで示すように、ハイパスフィルタのような特性を示し、周波数f0の付近およびf0より低い周波数領域での通過量を少なくすることができる。
- [0066] 図13は、図11の構成において、側壁グランドビア列82とグランドビア列84との間隔を高周波信号の実効波長 λgの1/2未満の値とした場合と、1/2以上にした場合、さらに図12に示すように、側壁グランドビア列82を配設しない場合であってかつLa ≧ λg/4である場合と、La < λg/4とした場合における、キャビティ側縁部71での奥行き方向Kへの高周波信号成分の通過特性を示すものである。破線で示す曲線aは、図11の構成において側壁グランドビア列82とグランドビア列84との間隔を実効

波長 λ gの1/2以上にした場合、あるいは図12に示すように側壁グランドビア列82を配設しない場合であってかつLa ≥ λ g/4である場合に対応している。実線で示す曲線bは、図11の構成において、側壁グランドビア列82とグランドビア列84との間隔を高周波信号の実効波長 λ gの1/2未満の値とした場合、あるいは図12に示すように側壁グランドビア列82を配設しない場合であってかつLa < λ g/4である場合(図22に示す構成)に対応している。

- [0067] 図13において、f0は高周波パッケージ2内にて使用する高周波信号の実効波長 λ gに対応する周波数であり、レーダ装置1から送信される送信波の周波数が76GH zであるとすると、f0=76GHzである。図13の曲線aに示すように、側壁グランドビア列82を配設せずかつLa ≥ λ g/4である場合、あるいは図11に示すように側壁グランドビア列82を配設するが側壁グランドビア列82とグランドビア列84との間隔が実効 波長 λ gの1/2以上ある場合は、高周波信号の実効波長 λ gに対応する周波数f0での奥行き方向Kへの通過量は大きい。
- [0068] しかし、図10あるいは図11に示すように、側壁グランドビア列82とグランドビア列84との間隔を高周波信号の実効波長 λ gの1/2未満の値とした場合は、前述したように、その奥行き方向Kへの通過特性は、図13の曲線bで示すように、ハイパスフィルタのような特性を示し、周波数f0の付近およびf0より低周波領域での通過量が少なくすることができる。したがって、バイアス/制御信号用パッド50の周囲の誘電体56さらにはキャビティ40の側壁55などを介して不要波が多層誘電体基板23内に進入したとしても、キャビティ側縁部71での奥行き方向への通過量が小さくなるため、信号ビア65あるいは内層信号線路60への高周波信号の結合量を抑圧することができる。よって、これら信号ビア65、内層信号線路60、外部端子51を経由して高周波パッケージ2の外部に放射される不要波を抑圧することができる。因みに、図11には、側壁グランドビア列82を配設した場合の、電界分布を示している。
- [0069] また、この種のレーダ装置においては、発振信号を逓倍して送信信号を作ることが多いため、送信周波数が76GHzの場合は、38GHz、19GHz、…などの周波数成分が混在しているが、これらの周波数成分を含めて信号ビア65あるいは内層信号線路60への結合を抑制することができる。

- WO 2005/093828 20 PCT/JP2005/005432
- [0070] なお、図11に示すように、バイアス/制御信号用パッド50の周囲には、誘電体56 が露出されているが、この露出箇所における側壁55側に近い箇所には、側縁部表層グランドパターン57および側壁グランドビア81を形成しないようにしている。これは、この箇所に側縁部表層グランドパターン57および側壁グランドビア81を形成した場合、バイアス/制御信号用パッド50へのワイヤ44のワイヤボンディングの際、誤ってワイヤ44がこれらのグランドに接触する可能性があるためである。勿論、このような点を考慮しない場合は、バイアス/制御信号用パッド50の全周囲を側縁部表層グランドパターン57で覆いかつ側壁グランドビア81を設けるようにしたほうが、高周波成分の外部漏洩を抑制する面では好ましい。
- [0071] また、図9に示す高周波パッケージ2においては、奥行き方向Kに延びるマイクロストリップ線路45が設けられており、マイクロストリップ線路45の両側に位置するキャビティ側縁部71aでは、奥行き方向Kに垂直なJ方向への高周波成分の通過量を抑制する必要がある。この場合、マイクロストリップ線路45の両側には、グランドビア列74を形成することによって、J方向への高周波成分の漏れを抑えるようにしているので、キャビティ側縁部71aのK方向についての長さdを、実効波長 λ gによって特に規定する必要はない。
- [0072] (特徴的な構成(b)の変形態様1)

図14は図11の構成の変形態様1を示すものである。図14においては、複数の側壁グランドビア81は、縦に半割りしたような形状を呈し、キャビティ40を構成する側壁55に接して配置されている。

[0073] 図14の場合においても、複数の側壁グランドビア81から成る側壁グランドビア列82と、グランドビア列84との間隔を、上記実効波長 λ gの1/2未満の値として設定し、かつ各グランドビア列82、84における隣接するグランドビアの間隔tも λ g/2未満の値として設定している。したがって、この図14の構成においても、キャビティ40の側壁55への不要波の進入を抑圧するとともに、不要波の奥行き方向Kへの通過を抑圧することができ、たとえバイアス/制御信号用パッド50の周囲の誘電体56さらにはキャビティ40の側壁55などを介して不要波がキャビティ側縁部71内に進入したとしても信号ビア65あるいは内層信号線路60への高周波信号の結合を抑圧できる。このた

め、これら信号ビア65、内層信号線路60、外部端子51を経由して不要波が高周波 パッケージ2の外部に放射されることを抑圧することができる。

[0074] (特徴的な構成(b)の変形態様2)

図15は図10の構成の変形態様2を示すものである。この図15の構成においては、キャビティ40を構成する側壁55をグランドパターン85で全面メタライズするようにしている。また、このグランドパターン85とグランドビア列84との間隔を、上記実効波長 λ gの1/2未満の値として設定し、かつ各グランドビア列84における隣接するグランドビアの間隔tを λ g/2未満の値として設定している。したがって、この図15に示す構成においては、キャビティ40の側壁55への不要波の進入を完全に抑圧することができる。また、バイアス/制御信号用パッド50の周囲の誘電体56などを介して不要波が多層誘電体基板23内に進入したとしても信号ビア65あるいは内層信号線路60への高周波信号の結合量を抑圧でき、これら信号ビア65、内層信号線路60、外部端子51を経由して不要波が高周波パッケージ2の外部に放射されることを抑圧することができる。

- [0075] つぎに、上述した特徴的な構成(c)について詳述する。図10および図16に示すように、バイアス/制御信号用パッド50に接続される内層信号線路60には、上記実効波長 λ gの1/4±10%の長さを有する先端開放線路83を設けるようにしている。このような先端開放線路83を設けることにより、キャビティ40の側壁55あるいはバイアス/制御信号用パッド50の周囲の誘電体56などを介して信号ビア65あるいは内層信号線路60に結合した高周波線分が先端開放線路83より先の内層信号線路60まで通過することを抑圧し、これにより外部端子51を介した外部への高周波成分の漏洩を抑圧する。
- [0076] これに対し、図17に示すように、内層信号線路60に先端開放線路83を設けないようにした場合、信号ビア65あるいは内層信号線路60に結合した高周波線分が内層信号線路60を通過して外部端子51から外部へ漏洩することになる。
- [0077] 図18は、バイアス/制御信号用パッド50一外部端子51間における高周波成分の 通過特性を示しており、曲線cが図17のように先端開放線路83を設けない場合を、 曲線dが図16に示すように実効波長 λ gの1/4±10%の長さを有する先端開放線

路83を設ける場合を示している。図18の曲線cからも判るように、先端開放線路83を設けない場合は、全周波数帯域亘って通過量が多くなるため、信号ビア65あるいは内層信号線路60に高周波成分が結合した場合、外部までその高周波成分が漏洩する事になる。

- [0078] これに対し、実効波長 λ gの1/4±10%の長さを有する先端開放線路83を設けた場合は、図18の曲線dからも判るように、バンドストップフィルタの機能が働き、高周波信号の実効波長 λ gに対応する周波数f0の近傍帯域において、通過量を極端に減らすことができる。このため、信号ビア65あるいは内層信号線路60に結合した高周波線分が先端開放線路83より先の内層信号線路60まで通過することを抑止することができ、これにより外部への高周波成分の漏洩を抑圧する事が可能となる。
- [0079] このようにこの実施の形態1によれば、上記した特徴的な構成(a)~(c)を備えるようにしているので、高周波パッケージ2の内部で高周波成分のシールド処理を行うことができ、これにより高周波パッケージの外部への高周波成分の漏洩を抑圧する事ができる。したがって、低コストで高周波シールド性能の高い高周波パッケージ、送受信モジュールさらには無線装置を実現することができる。
- [0080] なお、上記実施の形態1では、多層誘電体基板23内に形成したキャビティ40内に 高周波半導体43を収容する構成の高周波パッケージ2に本発明を適用するようにし たが、上記した特徴的な構成(a)〜(c)は、キャビティ40を持たない多層誘電体基板 23の表層に高周波半導体43を搭載するような構成の高周波パッケージ2にも適用 することができる。

[0081] 実施の形態2.

この発明の実施の形態2を図19にしたがって説明する。実施の形態2においては、 実施の形態1で用いた先端開放線路83を、複数の先端開放線路の組み合わせから 成る低域通過フィルタ(ローパスフィルタ)86に変更している。図20は、この低域通過 フィルタ86の通過特性を示すものであり、この低域通過フィルタ86によれば、高周波 信号の実効波長 λ gに対応する周波数f0より低い所定の周波数f1以上の周波数成 分をカットするようにしている。この低域通過フィルタ86は、実効波長 λ gに近い値の 複数の波長成分が多く存在する場合に有効である。

- [0082] この実施の形態2によれば、内層信号線路60に低域通過フィルタ86を設けるようにしているので、信号ビア65あるいは内層信号線路60に結合した高周波線分が低域 通過フィルタ86より先の内層信号線路60まで通過することを抑圧することができ、これにより外部への高周波成分の漏洩を抑圧する事が可能となる。
- [0083] 実施の形態3.

この発明の実施の形態3を図21および図22にしたがって説明する。図21は実施の形態3の高周波パッケージ2´を示すものであり、この高周波パッケージ2´においては、先の図6に示した高周波パッケージ2の構成要素と同じ機能を達成する構成要素に関しては、同一符号を付しており、重複する説明は省略する。

- [0084] 図21に示す高周波パッケージ2´は、両面実装を行っており、多層誘電体基板23 の裏面にも高周波半導体(または高周波半導体に関連する電子回路部品)66を搭載している。高周波半導体66は、キャリア22および裏面カバー67によってシールドされている。
- [0085] この実施の形態3の高周波パッケージ2´においては、キャビティ40を構成する側壁55の近傍には、図11に示した側壁グランドビア81あるいは図15に示したグランドパターン85を設けてはおらず、側壁55は誘電体が露出された非接地状態にある。そして、実施の形態3の高周波パッケージ2´においては、図21及び図22に示すように、側壁55と、信号ビア65を挟んで側壁55から最短距離にある複数のグランドビア75bで構成されるグランドビア列84との間隔を、高周波パッケージ2内にて使用する高周波信号の実効波長 λgの1/4未満の値として設定している。
- [0086] この構成の場合、側壁55は、先の図12の場合と同様、磁気壁として動作し、図12 に示したものと同様の電界分布をもつ。しかし、この構成の場合、側壁55とグランドビア列84との間隔Lbを、上記実効波長 λ gの1/4未満として設定しているので、実効波長 λ gの高周波成分は奥行き方向Kには通過不可能となる。すなわち、実効波長 λ gの高周波信号については、先の図13にも示したように、奥行き方向Kにカットオフとなる。
- [0087] また、この高周波パッケージ2´においては、内層信号線路60に前述の抵抗膜80 を形成するようにしているので、高周波信号は表皮効果によって抵抗膜80で吸収さ

れるようになり、これにより高周波パッケージ単体で、高周波信号の放射レベルの抑 圧を行うことができる。

[0088] このように、この実施の形態3においては、高周波信号は側壁55を介して多層誘電体基板23内に進入することはできるが、奥行き方向Kへの通過は抑制することができる。このため、信号ビア65あるいは内層信号線路60への高周波信号の結合量を抑圧することができ、信号ビア65、内層信号線路60、外部端子51を経由して不要波が高周波パッケージ2の外部に放射されることを抑圧することができる。また、内層信号線路60に前述の抵抗膜80を形成するようにしているので、外部端子51を経由して高周波信号が高周波パッケージ2の外部に放射されることを抑圧することができる

[0089] 実施の形態4.

この発明の実施の形態4を図23にしたがって説明する。この実施の形態4は、先の実施の形態3の変形であり、多層誘電体基板23のキャビティ側縁部71の上面に形成した側縁部表層グランドパターン57の一部を抜き、このグランド抜き部分87では誘電体を露出するようにした点のみが実施の形態3と異なる。誘電体が露出された側壁55とグランドビア列84との間隔Lbは、実効波長 λgの1/4未満として設定されている。

- [0090] グランド抜き部分87を設けるようにしているので、キャビティ側縁部71の内部で結合した高周波成分をグランド抜き部分87を介してシールリング24およびカバー25で囲まれた内部空間に放出することができる。すなわち、この場合はキャビティ側縁部71の内部に進入してきた高周波成分をグランド抜き部分87を介して上に抜くようにしている。このように、実施の形態4では、キャビティ側縁部71の内部で結合した高周波成分を内部空間に放出することが可能となるため、バイアスまたは制御信号への結合量をさらに減少させることができる。したがって、不要波が高周波パッケージの外部に放射されることをさらに抑圧することができる。
- [0091] なお、グランド抜き部分87を先の実施の形態1の高周波パッケージ2のキャビティ 側縁部71に設けるようにしてもよい。
- [0092] 実施の形態5.

この発明の実施の形態5を図24、図25A〜図25Dにしたがって説明する。実施の 形態5は、フリップチップ実装の高周波半導体(MMIC)90を搭載する高周波パッケ ージ91に、実施の形態1で説明した特徴的な構成(b)の発明を適用するようにして いる。

- [0093] 図24に示すフリップチップ実装の高周波半導体90は、その底面に多数のバンプ9 2を有しており、これらバンプ92を介して高周波半導体90と多層誘電体基板23との間を接続する。図25Aは、高周波半導体90の裏面すなわちバンプ92の配列例を示すもので、この場合、白抜きで示す信号バンプ92aの周りに黒塗りで示すグランドバンプ92bが配置されている。
- [0094] 接地されたキャリア22上には、多層誘電体基板23が形成されている。多層誘電体基板23上には、前述のシールリング24およびカバー25が形成されており、これらシールリング24およびカバー25によって高周波半導体90がシールドされている。高周波半導体90は、多層誘電体基板23表層に設けられた導体パッド94にフリップチップ実装される。多層誘電体基板23の各層には、実施の形態1で示した図6の高周波パッケージ2と同様、表層接地導体93、内層接地導体70および内層信号線路60が適宜形成されており、内層接地導体70、表層接地導体93およびキャリア22などの間をグランドビア75で接続している。また信号バンプ92aと外部端子51との間は、信号ビア65および内層信号線路60によって接続されている。
- [0095] 図25D(面A)は、高周波半導体90の直下における第1層表層のビア構造の一部を示すもので、信号バンプ92aおよびグランドバンプ92bの配置に対応して信号ビア65およびグランドビア75が配置されている。図25C(面B)は、高周波半導体90の直下における第2層表層のビア構造の一部を示すもので、また図25D(面C)は、高周波半導体90の直下における第3層表層のビア構造の一部を示すもので、面Cとして示す第3層表層には、内層信号線路60が形成されている。
- [0096] このような高周波半導体90を実装するに当たっては、図24および図25Bに示すように、信号ビア65を挟んだグランドビア75(グランドビア列)間の間隔D1, D2が、高周波パッケージ91に搭載される高周波半導体90の実効波長 λ gの1/2未満となるように設定している。

- [0097] これにより、実施の形態5においては、信号ビア65さらには内層信号線路60に高 周波成分が結合することを抑圧することができ、信号ビア65、内層信号線路60、外 部端子51を経由して高周波成分が高周波パッケージ2の外部に放射されることを抑 止することができる。
- [0098] 実施の形態6.

この発明の実施の形態6を図26にしたがって説明する。実施の形態6は、フリップ チップ実装の高周波半導体(MMIC)90を搭載する高周波パッケージ91に、実施の 形態1で説明した特徴的な構成(a)の発明を適用するようにしている。

- [0099] 図26に示すフリップチップ実装の高周波半導体90は、その底面に多数のバンプ9 2を有しており、これらバンプ92を介して高周波半導体90と多層誘電体基板23との間を接続する。92aは信号バンプ、92bはグランドバンプである。
- [0100] 接地されたキャリア22上には、多層誘電体基板23が形成されている。多層誘電体基板23上には、前述のシールリング24およびカバー25が形成されており、これらシールリング24およびカバー25によって高周波半導体90がシールドされている。高周波半導体90は、多層誘電体基板23の表層に設けられた導体パッド94にフリップチップ実装される。多層誘電体基板23の各層には、実施の形態1で示した図6の高周波パッケージ2と同様、表層接地導体93、内層接地導体70および内層信号線路60が適宜形成されており、内層接地導体70、表層接地導体93およびキャリア22などの間をグランドビア75で接続している。また信号バンプ92aと外部端子51との間は、信号ビア65および内層信号線路60によって接続されている。
- [0101] この実施の形態3においても、内層信号線路60の信号入力側に抵抗膜80aを形成し、内層信号線路60の信号出力側に抵抗膜80bを形成するようにしており、高周波信号は表皮効果によって抵抗膜80a,80bで吸収される。したがって、信号ビア65あるいは内層信号線路60、外部端子51を経由して高周波信号が高周波パッケージ2の外部に放射されることが抑止される。
- [0102] なお、フリップチップ実装の高周波パッケージに、上記した特徴的な構成(c)を適用するようにしてもよい。 産業上の利用可能性

[0103] 以上のように、本発明にかかる高周波パッケージ、送受信モジュールおよびレーダ 装置は、ミリ波帯、マイクロ波帯の電磁波を使用した無線装置に使用し、その低価格 化に有用である。

請求の範囲

[1] 高周波半導体と、この高周波半導体を表層接地導体に載置する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、

前記多層誘電体基板に、

前記髙周波半導体のバイアス/制御信号用端子に接続され、前記電磁シールド 部材の内側に配設される第1の信号ビアと、

前記電磁シールド部材の外側に配設され、バイアス/制御信号用の外部端子に接続される第2の信号ビアと、

第1の信号ビアと第2の信号ビアを接続する内層信号線路と、

前記第1の信号ビア、第2の信号ビアおよび内層信号線路の周囲に配される内層 接地導体と、

前記内層接地導体上であって、前記第1の信号ビア、第2の信号ビアおよび内層 信号線路の周囲に配される複数のグランドビアと、

を備えるとともに、

前記内層信号線路の上面および下面のうちの少なくとも一方の面に、抵抗膜を設けるようにしたことを特徴とする高周波パッケージ。

- [2] 前記抵抗膜は、内層信号線路における第1の信号ビア側の近傍に設けることを特徴とする請求項1に記載の高周波パッケージ。
- [3] 前記抵抗膜は、内層信号線路における第2の信号ビア側の近傍に設けることを特徴とする請求項1に記載の高周波パッケージ。
- [4] 前記多層誘電体基板は、底面に接地導体が形成されてこの底面に高周波半導体 が載置されるキャビティを有し、

前記第1の信号ビアは導体パッドに接続され、この導体パッドが前記高周波半導体のバイアス/制御信号用端子にワイヤで接続され、

バイアス/制御信号用の外部端子は、外部基板とワイヤで接続されていることを特徴とする請求項1に記載の高周波パッケージ。

[5] 前記複数のグランドビアの隣接間隔は、前記高周波半導体で使用する高周波信号

の実効波長の略1/2未満であることを特徴とする請求項1に記載の高周波パッケージ。

[6] 請求項1に記載の高周波パッケージであって、前記高周波半導体は、周波数変調された送信波を送信処理する送信系回路および目標から反射してくる受信波を受信処理する受信系回路を備える高周波パッケージと.

高周波パッケージとの前記高周波半導体との間で送信波および受信波を入出力する導波管端子と、

高周波パッケージの高周波半導体にバイアス信号を供給し、高周波半導体との間で制御信号を授受し、高周波半導体から出力される送信波を変調制御する外部基板と、

を備えることを特徴とする送受信モジュール。

[7] 請求項6に記載の送受信モジュールと、

前記送受信モジュールの導波管端子を介して入出力される高周波信号を送受信するアンテナと、

前記高周波パッケージの受信系回路の出力を低周波信号に変換する電子回路と

該電子回路で変換された低周波信号に基づいて目標までの距離、相対速度を演算する信号処理基板と、

を備えるレーダ装置。

[8] 高周波半導体と、この高周波半導体を表層接地導体に載置する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、

前記多層誘電体基板に、

前記高周波半導体のバイアス/制御信号用端子に接続され、前記電磁シールド 部材の内側に配設される第1の信号ビアと、

前記電磁シールド部材の外側に配設され、バイアス/制御信号用の外部端子に接続される第2の信号ビアと、

第1の信号ビアと第2の信号ビアを接続する内層信号線路と、

前記第1の信号ビア、第2の信号ビアおよび内層信号線路の周囲に配される内層 接地導体と、

前記内層接地導体上であって、前記第1の信号ビア、第2の信号ビアおよび内層 信号線路の周囲に配される複数のグランドビアと、

を備えるとともに、

前記内層信号線路に、前記高周波半導体で使用する高周波信号の実効波長の略 1/4の長さを有する先端開放線路を設けるようにしたことを特徴とする高周波パッケージ。

[9] 高周波半導体と、この高周波半導体を表層接地導体に載置する多層誘電体基板 と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド 部材とを備える高周波パッケージにおいて、

前記多層誘電体基板に、

前記高周波半導体のバイアス/制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第1の信号ビアと、

前記電磁シールド部材の外側に配設され、バイアス/制御信号用の外部端子に接続される第2の信号ビアと、

第1の信号ビアと第2の信号ビアを接続する内層信号線路と、

前記第1の信号ビア、第2の信号ビアおよび内層信号線路の周囲に配される内層 接地導体と、

前記内層接地導体上であって、前記第1の信号ビア、第2の信号ビアおよび内層 信号線路の周囲に配される複数のグランドビアと、

を備えるとともに、

前記内層信号線路に、前記高周波半導体で使用する高周波信号の通過を抑えるローパスフィルタを設けるようにしたことを特徴とする高周波パッケージ。

[10] 高周波半導体と、この高周波半導体を表層接地導体に載置するとともに前記表層接地導体に接続される内層接地導体を有する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、

前記多層誘電体基板に、

前記高周波半導体のバイアス/制御信号用端子に接続され、前記電磁シールド 部材の内側に配設される第1の信号ビアと、

前記電磁シールド部材の外側に配設され、バイアス/制御信号用の外部端子に接続される第2の信号ビアと、

第1の信号ビアと第2の信号ビアを接続する内層信号線路と、

前記第1の信号ビアよりも高周波半導体に近い側に配設され、前記内層接地導体に接続される複数のグランドビアからなる第1のグランドビア列と、

前記第1の信号ビアと前記第2の信号ビアとの間に配設され、前記内層接地導体に接続される複数のグランドビアからなる第2のグランドビア列と、

を備え、

前記第1のグランドビア列と第2のグランドビア列との間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とするとともに、

前記第1および第2のグランドビア列における各グランドビアの隣接間隔を、前記高 周波半導体で使用する高周波信号の実効波長の1/2未満とすることを特徴とする 高周波パッケージ。

[11] 高周波半導体と、キャビティが形成され、前記高周波半導体をキャビティの底面に 形成された表層接地導体に載置するとともにこの表層接地導体に接続された内層接 地導体を有し、前記キャビティを形成する側壁が非接地である多層誘電体基板と、こ の多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材 とを備える高周波パッケージにおいて、

前記多層誘電体基板に、

前記高周波半導体のバイアス/制御信号用端子に接続され、前記電磁シールド 部材の内側に配設される第1の信号ビアと、

前記電磁シールド部材の外側に配設され、バイアス/制御信号用の外部端子に接続される第2の信号ビアと、

第1の信号ビアと第2の信号ビアを接続する内層信号線路と、

前記第1の信号ビアよりも高周波半導体に近い側であってかつ前記キャビティを形

成する前記多層誘電体基板の側壁近傍に配設され、前記内層接地導体に接続される複数のグランドビアからなる第1のグランドビア列と、

前記第1の信号ビアと前記第2の信号ビアとの間に配設され、前記内層接地導体に接続される複数のグランドビアからなる第2のグランドビア列と、

を備え、

前記第1のグランドビア列と第2のグランドビア列との間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とするとともに、

前記第1および第2のグランドビア列における各グランドビアの隣接間隔を、前記高 周波半導体で使用する高周波信号の実効波長の1/2未満とすることを特徴とする 高周波パッケージ。

- [12] 前記第1のグランドビア列の各グランドビアは、ビアの一部が多層誘電体基板の側壁に露出していることを特徴とする請求項11に記載の高周波パッケージ。
- [13] 高周波半導体と、キャビティが形成され、前記高周波半導体をキャビティの底面に 形成された表層接地導体に載置するとともにこの表層接地導体に接続された内層接 地導体を有する多層誘電体基板と、この多層誘電体基板の表層の一部および前記 高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、

前記多層誘電体基板に、

前記高周波半導体のバイアス/制御信号用端子に接続され、前記電磁シールド 部材の内側に配設される第1の信号ビアと、

前記電磁シールド部材の外側に配設され、バイアス/制御信号用の外部端子に接続される第2の信号ビアと、

第1の信号ビアと第2の信号ビアを接続する内層信号線路と、

前記キャビティを形成する多層誘電体基板の側壁に形成される側壁グランドパター ンと、

前記第1の信号ビアと前記第2の信号ビアとの間に配設され、前記内層接地導体に接続される複数のグランドビアからなるグランドビア列と、

を備え、

前記側壁グランドパターンとグランドビア列との間隔を、前記高周波半導体で使用

する高周波信号の実効波長の1/2未満とするとともに、

前記グランドビア列における各グランドビアの隣接間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とすることを特徴とする高周波パッケージ

[14] 高周波半導体と、キャビティが形成され、前記高周波半導体をキャビティの底面に 形成された表層接地導体に載置するとともにこの表層接地導体に接続された内層接 地導体を有し、前記キャビティを形成する側壁が非接地である多層誘電体基板と、こ の多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材 とを備える高周波パッケージにおいて、

前記高周波半導体のバイアス/制御信号用端子に接続され、前記電磁シールド 部材の内側に配設される第1の信号ビアと、

前記電磁シールド部材の外側に配設され、バイアス/制御信号用の外部端子に接続される第2の信号ビアと、

第1の信号ビアと第2の信号ビアを接続する内層信号線路と、

前記第1の信号ビアと前記第2の信号ビアとの間に配設され、前記内層接地導体に接続される複数のグランドビアからなるグランドビア列と、

を備え、

前記側壁とグランドビア列との間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/4未満とするとともに、

前記グランドビア列における各グランドビアの隣接間隔を、前記高周波半導体で使用する高周波信号の実効波長の1/2未満とすることを特徴とする高周波パッケージ

- [15] 前記多層誘電体基板の表面における前記電磁シールド部材から前記側壁までの 部分に、誘電体が露出された領域を形成したことを特徴とする請求項11に記載の高 周波パッケージ。
- [16] 前記多層誘電体基板の表面における前記電磁シールド部材から前記側壁までの部分に、誘電体が露出された領域を形成したことを特徴とする請求項13に記載の高周波パッケージ。

- [17] 前記多層誘電体基板の表面における前記電磁シールド部材から前記側壁までの 部分に、誘電体が露出された領域を形成したことを特徴とする請求項14に記載の高 周波パッケージ。
- [18] 前記第2のグランドビア列またはグランドビア列は、前記電磁シールド部材が前記 多層誘電体基板と当接する箇所の直下に配置されることを特徴とする請求項10に記載の高周波パッケージ。
- [19] 前記第1の信号ビアは、多層誘電体基板の表層に形成された導体パッドに接続され、導体パッドは、誘電体が露出された領域を挟んで周囲の一部または全てを表層接地導体で囲まれることを特徴とする請求項8に記載の高周波パッケージ。
- [20] 裏面にグランド端子およびバイアス/制御信号用端子を有する高周波半導体と、この高周波半導体が表層にフリップチップ実装される複数の導体パッド、前記グランド端子が接続される内層接地導体を有する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、

前記多層誘電体基板に、

前記高周波半導体のバイアス/制御信号用端子に接続される複数の信号ビアと、前記複数の信号ビア間を接続する内層信号線路と、

前記内層接地導体に接続され、前記信号ビアを囲む複数のグランドビア列と、 を備え、

信号ビアを挟むグランドビア列間の間隔を、前記高周波半導体で使用する高周波 信号の実効波長の1/2未満とすることを特徴とする高周波パッケージ。

[21] 請求項8, 9, 10, 11, 13, 14, または20に記載の高周波パッケージであって、前記高周波半導体は、周波数変調された高周波信号を目標に向けて照射する送信系回路および目標から反射した受信信号を受信する受信系回路を備える高周波パッケージと、

高周波パッケージとの前記高周波半導体との間で送信信号および受信信号を入 出力する導波管端子と、

高周波パッケージの高周波半導体にバイアス信号を供給し、高周波半導体との間

で制御信号を授受し、高周波半導体から出力される送信波を変調制御する制御回路と、

を備えることを特徴とする送受信モジュール。

[22] 請求項21に記載の送受信モジュールと、


前記送受信モジュールの導波管端子を介して入出力される高周波信号を送受信するアンテナと、

前記高周波パッケージの受信系回路の出力を低周波信号に変換する電子回路と


該電子回路で変換された低周波信号に基づいて目標までの距離、相対速度を演算する信号処理基板と、

を備える無線装置。

[図1]




[図2]




WO 2005/093828 PCT/JP2005/005432


[図3]








[図5]




[図6]




WO 2005/093828 PCT/JP2005/005432


[図7A]




[図7B]




[図7C]




[図7D]




[図8]




[図9]




[図10]




[図11]




[図12]




[図13]




[図14]




[図15]




[図16]




[図17]




[図18]



[図19]




[図20]




WO 2005/093828 PCT/JP2005/005432


[図21]




[図22]




[図23]




[図24]




[図25A]



[図25B]




[図25C]




面B

[図25D]



[図26]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/005432

A CLASCIE	CATION OF OUR FROM A COMPANY		3003/003432				
Int.Cl	CATION OF SUBJECT MATTER H01L23/12, 23/02						
According to International Patent Classification (IPC) or to both national classification and IPC							
B. FIELDS SEARCHED							
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H01L23/12, 23/02							
Documentation s	searched other than minimum documentation to the exte	ent that such documents are included in th	e fields searched				
Jitsuyo	Shinan Koho 1922-1996 J	itsuyo Shinan Toroku Koho oroku Jitsuyo Shinan Koho	1996-2005 1994-2005				
Electronic data b	pase consulted during the international search (name of	data base and, where practicable, search to	erms used)				
			,				
C. DOCUMEN	NTS CONSIDERED TO BE RELEVANT						
Category*	Citation of document, with indication, where a		Relevant to claim No.				
A	JP 2003-133471 A (Sumitomo M Ltd.),	Metal Industries,	1-22				
	09 May, 2003 (09.05.03), (Family: none)						
А	JP 5-299906 A (Matsushita Electric Industrial 1-22 Co., Ltd.), 12 November, 1993 (12.11.93), (Family: none)						
х	JP 2003-133801 A (Hitachi, Ltd.), 09 May, 2003 (09.05.03), Par. Nos. [0014] to [0024]; Figs. 1 to 4 & US 2003/0080836 A1 & EP 1307078 A2						
Further do	cuments are listed in the continuation of Box C.	See patent family annex.					
"A" document de to be of parti	gories of cited documents: efining the general state of the art which is not considered icular relevance cation or patent but published on or after the international	"T" later document published after the inte date and not in conflict with the applic the principle or theory underlying the in "X" document of particular relevance; the of	ation but cited to understand nvention				
filing date "L" document w	hich may throw doubts on priority claim(s) or which is	"X" document of particular relevance; the considered novel or cannot be consistep when the document is taken alone	dered to involve an inventive				
special reaso	ablish the publication date of another citation or other on (as specified)	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is					
"P" document pu the priority d		combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family					
14 Apri	l completion of the international search	Date of mailing of the international sear 10 May, 2005 (10.05	ch report 5 . 05)				
	g address of the ISA/ se Patent Office	Authorized officer					
Facsimile No. Form PCT/ISA/21	Facsimile No. Telephone No. Telephone No.						
om PC1/ISA/210 (second sheet) (January 2004)							

INTERNATIONAL SEARCH REPORT

International application No. PCT/JP2005/005432

Box No. II	Observations where certain claims were found unsearchable (Continuation of item 2 of first sheet)
l. L Claims l	search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons: Nos.: they relate to subject matter not required to be searched by this Authority, namely:
2. Claims N because t extent th	Nos.: they relate to parts of the international application that do not comply with the prescribed requirements to such an at no meaningful international search can be carried out, specifically:
3. Claims N because t	Nos.: they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).
Box No. III	Observations where unity of invention is lacking (Continuation of item 3 of first sheet)
signal via a second sec	Searching Authority found multiple inventions in this international application, as follows: 1-19, 21-22 relate to a high frequency package provided with a first a arranged on an inner side of an electromagnetic shield member, signal via arranged on an outer side of the electromagnetic shield an inner layer signal line connecting the first signal via and disignal via. 20-22 relate to a high frequency package provided with an inner neal line connecting a plurality of signal vias. 30 groups of inventions are not considered as a group of inventions form a single general inventive concept. 31 uired additional search fees were timely paid by the applicant, this international search report covers all searchable chable claims could be searched without effort justifying an additional fee, this Authority did not invite payment of onal fee. 32 one of the required additional search fees were timely paid by the applicant, this international search report covers are claims for which fees were paid, specifically claims Nos.:
restricted	ed additional search fees were timely paid by the applicant. Consequently, this international search report is to the invention first mentioned in the claims; it is covered by claims Nos.:
Remark on Protest	The additional search fees were accompanied by the applicant's protest. No protest accompanied the payment of additional search fees.

A. 発明の属する分野の分類(国際特許分類(IPC)) Int.CL⁷ H01L23/12, 23/02

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int.Cl.7 H01L23/12, 23/02

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2005年

日本国実用新案登録公報

1996-2005年

日本国登録実用新案公報

1994-2005年

1994-2005

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

	C. 関連すると認められる文献						
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号					
A	JP 2003-133471 A(住友金属工業株式会社)2003.05.09 (ファミリーなし)	1-22					
A	JP 5-299906 A(松下電器産業株式会社)1993.11.12 (ファミリーなし)	1-22					
x	JP 2003-133801 A(株式会社日立製作所)2003.05.09, 【0014】-【0024】,図1-4 &US 2003/0080836 A1 & EP 1307078 A2	20-22					

C欄の続きにも文献が列挙されている。

「 パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用す る文献(理由を付す)
- 「O」ロ頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
 - 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

14.04.2005

10.

10. 5. 2005

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP) 郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員)

4R 9265

坂本 滋昭

国際調査報告の発送日

電話番号 03-3581-1101 内線 3470

第Ⅱ		請求の範囲の一部の調査ができな	いと	きの意見(第1ページの 2 の続き)
法第成し	8条	第3項`(PCT17条(2)(a)) の規? Pった。	定に	より、この国際調査報告は次の理由により請求の範囲の一部について作
1.	_	請求の範囲 つまり、 ·	は、	この国際調査機関が調査をすることを要しない対象に係るものである。
2.	٣	請求の範囲 ない国際出願の部分に係るもので	は、 ある	有意義な国際調査をすることができる程度まで所定の要件を満たしてい 。つまり、
3.	٢	請求の範囲 従って記載されていない。	は、	従属請求の範囲であってPCT規則6.4(a)の第2文及び第3文の規定に

第Ⅲ欄 発明の単一性が欠如しているときの意見(第1ページの3の続き)

次に述べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。

- I. 請求の範囲 1-19, 21-22 は、電磁シールド部材の内側に配設される第1の信号ビアと、電磁シールド部材の外側に配設される第2の信号ビアと、第1の信号ビアと第2の信号ビアを接続する内層信号線路を備える高周波パッケージに関するものである。
- II. 請求の範囲 20-22 は、複数の信号ビア間を接続する内層信号線路を備える高周波パッケージに関するものである。

そして、これらの二つの発明群が単一の一般的発明概念を形成するように連関している一群の発明であるとは認められない。

- 1. 「 出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求の範囲について作成した。
- 2. **ジ** 追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追加調査手数料の納付を求めなかった。
- 3. 「 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の納付のあった次の請求の範囲のみについて作成した。
- 4. 一 出願人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、請求の範囲の最初に記載されている発明に係る次の請求の範囲について作成した。

追加調査手数料の異議の申立てに関する注意

- 「追加調査手数料の納付と共に出願人から異議申立てがあった。
- 「 追加調査手数料の納付と共に出願人から異議申立てがなかった。